Title: Fundamentals of Bit Error Rate Testing (Delivered in Chinese)
Date: Thursday, July 30, 2020
Time: 10:30 – 11:30 Beijing Time
Overview
In this webinar, we introduce the concept of error-free communication in high-speed digital links. We then describe the fundamental method for ensuring error-free communication, which is to execute the bit error rate (BER) test. Subsequently, we describe the different contributors to bit error rate and corresponding test setups for verifying them. And we conclude by describing common applications that require BER testing, such as Display Port, PCI Express, DDR5, and many others.
研讨会主题: 如何设计/优化/测试多通道高速模拟链路接收端&发射端信号质量
简介:
随着5G通讯技术的普及,电子装置与系统的复杂性和数据速率不断升高,工程师在测试这些装置时面临着更多的挑战。当数据速率较低时,单通道测试即可满足要求。但如果数据速率较高,工程师可能会遇到各式各样的串扰,抖动等问题。因此,在处理不同干扰源和干扰信号应用时,多通道测试就变得十分重要。本次在线研讨会您将学习到从如何优化&测试高速模拟链路的接收端,发射端的信号质量并达成Error-Free 的目标.
谁应与参加此次在线研讨会: 芯片设计物理层信号系统验证、信号质量验证工程、信号仿真工程、系统应用、失效分析与AE/FAE等部门
研讨会主题:
- 基础高速数多通道模擬链路Error-Free设计概念介绍
- 如何确保Error-Free在高速模擬链路系统中:误码测试
- 影像误码率及其相应测试设置的主要因素:
o 发射端(Transmitter)
o 通道(Channel)
o 接收端(Receiver)
- 误码测试的应用案例:
o Display Port and embedded Display Port
o DDR5
o PCI Express
o PAM4
讲师介绍:
Steven Chiang 是一位高速信号测试专家,在SerDes接口的测试与验证方面拥有超过15年的经验,如PCIe,高速SerDes 以及MIPI的C-PHY与D-PHY。
作为一名应用工程师,他接触过各种高速链路的测试场景,对于物理层的相关设计验证与测试挑战,已经累积出许多非常有价值的专业经验,
也协助许多客户成功的开发高速数字链路产品和完成各项相关的功能测试验证。