6 min
L’Alliance JEDEC vient de publier la dernière spécification relative à la mémoire graphique, à savoir la norme Graphics Double Data Rate 7 SGRAM (GDDR7) – JESD239. Nous ne pourrions être plus enthousiastes à l’égard de cette nouvelle norme, car elle intègre plusieurs innovations et avancées technologiques majeures. Ces avancées posent naturellement des défis de test qui semblent insurmontables, et c’est précisément pour cela qu’Introspect Technology existe. Nous sommes là pour aider le secteur à surmonter des obstacles techniques de plus en plus importants.
Même si l’on s’attend à ce que la GDDR7 permette de disposer de mémoires plus rapides et de plus grande capacité, cet article se concentre sur certains aspects techniques de cette norme. Il rend hommage aux ingénieurs à l’origine de cette norme ainsi qu’aux décennies de recherche qui ont permis de faire progresser la technologie des interfaces de mémoire graphique jusqu’à aujourd’hui. C’est parti : voici les trois principales différences entre la GDDR7 et la GDDR6 que seuls les ingénieurs sauront apprécier !
Depuis l’apparition des circuits numériques, l’architecture informatique repose sur une représentation binaire des données. Chaque fichier que vous ouvrez, chaque vidéo que vous regardez et chaque jeu auquel vous jouez est, en fin de compte, constitué d’un immense flux de 1 et de 0 qui circule entre les composants de votre ordinateur ou de votre smartphone. De plus, sur le plan électronique, ces 1 et ces 0 ont traditionnellement été représentés par des niveaux de tension : une tension élevée correspond à un 1 et une tension faible à un 0. En termes techniques, il s’agit d’une forme de codage appelée modulation d’amplitude d’impulsion (PAM) et, depuis très longtemps, les données sont transmises sur des circuits électroniques à l’aide d’un schéma de signalisation PAM « sans retour à zéro » (NRZ) ne comportant que deux niveaux.
Pour permettre une bande passante plus élevée, la GDDR7 s’appuie sur un autre schéma de codage appelé PAM3, comme l’illustre la figure suivante.
Comme le montre la figure 1, il s’agit là d’un autre schéma de modulation d’amplitude d’impulsion (PAM) dans lequel le nombre de niveaux permettant de coder les données est désormais de trois au lieu de deux. Autrement dit, chaque période d’horloge code désormais 2 bits de données au lieu d’un seul. L’avantage d’un schéma PAM comportant plus de deux niveaux réside dans un débit accru pour une fréquence d’horloge donnée. En d’autres termes, une mémoire GDDR7 peut transmettre beaucoup plus de données dans le même laps de temps qu’une mémoire GDDR6, sans pour autant devoir fonctionner à une fréquence d’horloge plus élevée.
Mais la signalisation PAM3 n’est pas la seule innovation apportée par la GDDR7. Plus précisément, si nous avions réellement souhaité transmettre deux fois plus de données pour une période d’horloge donnée, nous aurions pu recourir à un schéma PAM4. Dans un tel schéma, au moins, chaque niveau de tension coderait exactement deux bits, comme le montre la figure ci-dessous.
En observant simplement le graphique, on remarque deux choses : un nombre beaucoup plus important de transitions entre les niveaux de tension et un écart de tension plus faible entre ces niveaux. Ces deux phénomènes augmentent le risque d’erreurs de bits lors de la transmission de données vers et depuis la mémoire. C’est pourquoi la GDDR7 s’en tient exclusivement à un schéma de codage PAM3 ; de plus, la norme utilise une conception « en rafales » ingénieuse ainsi qu’un codage de symboles astucieux pour obtenir une véritable amélioration de la bande passante par deux. Certaines de ces techniques sont trop avancées pour être décrites ici. Mais vous pouvez observer ces techniques en action en utilisant notre système de test de mémoire GDDR7 M5512.
Le bus de commande et d’adresse (CA) constitue la liaison numérique entre le processeur graphique (GPU) et la mémoire GDDR. Le GPU envoie des commandes de lecture et d’écriture à la mémoire via le bus CA, ainsi que les coordonnées (adresse) permettant de récupérer ou de stocker des données. Il joue donc un rôle essentiel dans le fonctionnement d’une mémoire GDDR.
Avec le passage de la GDDR6 à la GDDR7, le nombre de broches du bus CA a été considérablement réduit ! Cela signifie que, pour une taille de boîtier pratiquement identique, il est possible d’intégrer davantage de canaux de mémoire indépendants. Cela offre une plus grande flexibilité dans l’utilisation des mémoires GDDR7.
La figure 3 n’est qu’une illustration simplifiée : veuillez toujours vous référer au schéma de brochage exact de votre dispositif avant de concevoir votre matériel. Mais comme vous pouvez le constater clairement, la norme GDDR7 permet une miniaturisation accrue dans le secteur en regroupant quatre canaux de mémoire dans un seul boîtier, au lieu de deux seulement.
Enfin, dans les interfaces DDR, LPDDR et GDDR, la phase d’apprentissage est une étape cruciale pour assurer le bon fonctionnement de la mémoire. Sans cette phase d’apprentissage, le GPU ou le CPU recevrait des données erronées de la mémoire en raison des contraintes liées au tracé des pistes du circuit imprimé ou des variations environnementales (par exemple, la température). Dans la norme GDDR7, l’Alliance JEDEC a introduit un certain nombre de nouveaux algorithmes de conditionnement en lecture et en écriture. Ceux-ci sont conçus pour rendre l’étape de conditionnement un peu plus efficace et plus rapide. Pour plus de détails, veuillez consulter la spécification JESD239.
Nous sommes impatients de découvrir comment la GDDR7 va accélérer l’IA et les technologies de nouvelle génération. L’avenir est sans limites et nous sommes là, prêts à tester chaque étape. Vous êtes confronté aux dernières interfaces liées à la mémoire et avez besoin d’une solution de test ? Faites appel à nous. Partagez vos plus grands défis en matière de test à l’adresse info@introspect.ca.
