Représentant le segment à la croissance la plus rapide de l’industrie des semi-conducteurs, la technologie de la mémoire continue de progresser rapidement en matière de densité, d’efficacité et de débits de transfert. Lorsqu’il s’agit de développer des interfaces mémoire DDR (Double Data Rate) de dernière génération, les concepteurs sont confrontés à des défis sans précédent, tant lors des phases de vérification de conception que de caractérisation des interfaces. D’une part, les interfaces DDR sont à signalisation asymétrique (single-ended) et nécessitent un grand nombre de pistes de signaux pour un seul composant mémoire. D’autre part, les normes les plus récentes, telles que DDR4 et DDR5, exigent des configurations de mesure extrêmement précises et incluent des exigences de stress du récepteur (receiver stress).

Les solutions de génération de motifs et d’analyse de signaux hautement parallèles d’Introspect Technology sont parfaitement adaptées aux tests d’interfaces DDR4 et DDR5. Nos solutions intègrent un large éventail de fonctionnalités de protocole et de couche physique spécialement optimisées pour les applications DDR. De plus, toutes ces fonctionnalités sont proposées à des prix extrêmement compétitifs pour les fabricants de processeurs, les concepteurs d’interfaces, les fabricants de DRAM et les intégrateurs de systèmes.

Défis de l’industrie

  • Débits de données élevés
  • Grand nombre de voies
  • Exigences strictes en matière de skew
  • Signalisation asymétrique
  • Temporisations déterministes des motifs de test

Capacités d’Introspect

  • Jusqu’à 12,5 Gb/s sur les testeurs adaptés aux applications DDR
  • Jusqu’à 112 canaux dans une configuration complète
  • Contrôle déterministe et de haute précision du skew
  • Technologie de chronologie de motifs
  • PurVue Analyzer™: tout nouvel oscilloscope temps réel déclenché par protocole I3C, compatible avec le module de test numérique moyenne fréquence SV6E-X, éliminant ainsi le besoin de sondes actives externes ou d’oscilloscopes de laboratoire autonomes.

Analyseurs de Protocoles

Product photo of the LPDDR5PA
SV7M-LPDDR5PA Analyseur de protocole LPDDR5
Débogage, validation de conformité et analyse haute performance

ATE sur Banc d’Essai

Image of GDDR7 Memory Test System
Système de test de mémoire GDDR7 M5512
Solution ATE-on-Bench primée pour la caractérisation et le test de la GDDR7

Exercisateurs DDR et GDDR

Testeur SerDes personnalisé SV7C
Testeur de taux d'erreur binaire (BERT) et exerciseur et analyseur de protocole à alignement de ...

Produits de Sondes

Interposeur à pointe intégrée pour dispositifs de mémoire
Solution d’accès au signal à haute impédance et large bande passante
Tête d’échantillonnage à distance RSH2
12 sondes actives intégrées dans un format compact et blindé
RSH1 Tête d’échantillonnage à distance
Sondage propre des bus parallèles

Solutions Logicielles

jedec logo
DDR5 SPD Device Hub CTS
Solution d’accès au signal à haute impédance et large bande passante
jedec logo
DDR5 RCD Bus latéral
Solution d’accès au signal à haute impédance et large bande passante

Questions? Visit our FAQ page or contact us for any inquiries.