L’analyseur de protocole M7001 DDR/LPDDR constitue une solution complète pour la validation et le débogage des interfaces mémoire LPDDR5/LPDDR5x. Prenant en charge un canal complet d’une DRAM LPDDR5 (couvrant à la fois les bus de commande et de données), cet analyseur peut capturer les commandes de lecture et d’écriture, et fournir une analyse approfondie de tous les événements de protocole sur le bus LPDDR5. Associé à des systèmes interposeurs basés sur une sonde active à haute impédance, cet analyseur est capable de mesurer les nouveaux systèmes LPDDR5/LPDDR5x fonctionnant à 8 533 MT/s ou plus.