Cet article a été initialement publié par All About Circuits. Vous pouvez consulter l’article original ici.
16 FÉVRIER 2024 PAR DUANE BENSON
Introspect Technology présente un analyseur de protocole LPDDR5/LPDDR5X
La conception de l’interposeur « package-on-package » de l’analyseur permet d’utiliser des câbles plus courts et d’effectuer des mesures par sondage actif à une vitesse de 8 533 MT/s ou plus.
La mémoire LPDDR5 (Low-power Double Data Rate 5) est aujourd’hui l’option de mémoire la plus performante pour les appareils mobiles. Elle offre la même vitesse élevée que la DDR5 classique, mais sacrifie la densité, l’évolutivité et la topologie à double canal de la DDR5 au profit de caractéristiques avantageuses pour les appareils mobiles, telles qu’une consommation d’énergie réduite. La dernière version de cette norme, la LPDDR5X, présentée par le JEDEC en juin 2021, offre une vitesse accrue et une consommation d’énergie encore plus faible que la LPDDR5 standard.
Introspect Technology a récemment lancé l’analyseur de protocole SV7M-LPDDR5PA, destiné à permettre la vérification de la conformité, l’analyse approfondie et le débogage au sein d’un système LPDDR5 en fonctionnement.
Les contraintes liées à la mémoire LPDDR5 nécessitent une solution d’accès innovante
Les gains de performances de la LPDDR5 ne se limitent pas à la puce mémoire elle-même, mais concernent également la conception physique du produit. Les versions actuelles de la LPDDR5 doivent être placées aussi près que possible du processeur et doivent être soudées. Dans un appareil mobile, la mémoire est souvent soudée directement sur le processeur selon une configuration « package-on-package » (PoP).
Dans la technologie PoP, le processeur comporte des billes de soudure BGA sur sa face inférieure et des pastilles de soudure sur sa face supérieure destinées à accueillir la puce mémoire. Il est soudé sur le circuit imprimé, et la puce mémoire, également de type BGA, est soudée sur la face supérieure du processeur, ce qui donne lieu à un empilement semblable à un gâteau d’anniversaire où les broches de la puce ne sont pas accessibles au-delà des rangées extérieures. Introspect résout ce problème grâce à un circuit imprimé interposeur. L’interposeur est placé au-dessus du processeur et la puce mémoire LPDDR5 est disposée sur le dessus du circuit imprimé.
Principales caractéristiques et avantages
Le SV7M-LPDDR5PA prend en charge un canal complet, comprenant à la fois le bus de commande et le bus de données, pour les normes LPDDR5 et LPDDR5X, à un débit pouvant atteindre 8 700 méga-transferts par seconde (MT/s). Il prend en charge le décodage et l’analyse des commandes pour les normes LPDDR4, LPDDR5, LPDDR5X et DDR5.
La conception modulaire comprend des têtes d’échantillonnage à distance (RHS) placées à proximité du dispositif testé afin de permettre une capture complète des données et des commandes. Ces têtes d’échantillonnage RHS sont équipées de sondes actives d’une bande passante de 10 GHz sur l’ensemble des 32 canaux, ce qui permet d’effectuer des mesures à large bande passante tout en réduisant les pertes au niveau de l’interposeur. L’analyseur propose également une capture numérique déclenchée en mode « one-shot » sur les bus de commande et de données en parallèle, permettant une validation simultanée des caractéristiques électriques et du protocole à l’aide de la même tête d’échantillonnage RSH et du même interposeur.
Parmi les autres caractéristiques notables du SV7M-LPDDR5PA, on peut citer 32 récepteurs différentiels ou asymétriques permettant de couvrir l’intégralité d’un canal LPDDR5 (y compris le bus de commande et les 16 broches de données), ainsi que 12 broches GPIO destinées à l’étalonnage automatique de toutes les unités RSH. L’analyseur peut se déclencher sur n’importe laquelle des commandes ACT1, ACT2, CAS, DES, MPC, ainsi que sur toutes les commandes figurant dans la table de vérité LPDDR5.
Contrôles sur site
La mémoire DDR5 basse consommation est destinée aux applications soumises à des contraintes d’espace et de consommation électrique, telles que les appareils mobiles et l’informatique automobile. De ce fait, la plupart des implémentations ne sont ni équipées de connecteurs ni modulaires. De plus, les débits de la LPDDR5 exigent que les utilisateurs fassent preuve d’une extrême prudence lors de l’utilisation de cette technologie de mémoire afin d’éviter de compromettre l’intégrité du signal avec l’équipement de test. Ces conditions rendent l’utilisation de systèmes de sockets ou de câbles intermédiaires peu pratique, voire impossible à mettre en œuvre.
Le circuit imprimé interposeur achemine directement toutes les broches de la puce, du processeur à la mémoire, réduisant ainsi les risques de dégradation du signal. Le circuit imprimé interposeur capte tous les signaux nécessaires, qui sont terminés par des résistances de pointe de sonde actives. La carte achemine ces signaux vers des connecteurs destinés aux têtes d’échantillonnage à distance, permettant ainsi l’accès aux données et aux lignes de commande nécessaires. Le système se veut un outil d’analyse de haute qualité qui tient compte à la fois des exigences des composants et des contraintes de son environnement d’exploitation.
Toutes les images sont utilisées avec l’aimable autorisation d’Introspect Technology.
