12 min
Si vous travaillez dans une entreprise spécialisée dans les processeurs ou si vous y avez travaillé par le passé, le terme « SLT » vous est sans doute très familier. Si ce n’est pas le cas, qu’est-ce que le test au niveau du système (SLT) et pourquoi est-il si important ? Rejoignez-nous pour ce bref parcours à travers le processus de fabrication des semi-conducteurs afin de comprendre pourquoi le test au niveau du système, ou SLT, est si essentiel à la fabrication et à la livraison (!) des composants semi-conducteurs.
Pour répondre à la question de savoir ce qu’est un test au niveau système et pourquoi il est nécessaire, nous devons d’abord parler du transistor – oh, cet incroyable transistor qui ne cesse de rétrécir. Le transistor est l’élément constitutif fondamental de tout processeur, modem, amplificateur ou puce d’émetteur-récepteur sans fil, et il est d’une taille incroyablement petite. La figure 1 montre à quel point le transistor peut être minuscule ! Comme le montre la figure, un seul transistor fabriqué selon les procédés actuels est près de 10 000 fois plus petit que la largeur d’un cheveu humain. C’est extrêmement petit ; on se demande même comment il est possible de produire des transistors à cette échelle nanométrique. Cela nous amène au sujet suivant, à savoir le traitement des plaquettes.
Figure 1 : Comparaison de la taille de certaines des plus petites particules de l’univers.
Bien sûr, les transistors sont combinés pour réaliser des fonctions logiques utiles. Par exemple, une porte NAND est constituée d’un réseau de transistors, comme le montre la figure 2. Et, à mesure que les besoins en puissance de calcul augmentent (notamment pour l’IA), le nombre de transistors par puce croît de manière exponentielle. Aujourd’hui, il est possible d’avoir plus de 10 milliards de transistors par puce. Autrement dit, chaque puce contient plus de transistors qu’il n’y a d’êtres humains sur Terre. Et si vous êtes une entreprise fabriquant un produit grand public tel qu’un smartphone, vous produirez alors des millions de ces puces, chacune contenant des milliards de transistors.
Figure 2 : Quatre transistors forment une porte NAND à deux entrées.
Le meilleur moyen de produire un tel volume réside dans le traitement par lots, ce qui correspond en réalité au traitement des plaquettes. Il s’agit d’un processus extrêmement parallèle, et c’est pourquoi l’industrie des semi-conducteurs considère le traitement des plaquettes comme le moyen le plus économique de fabriquer des puces.
Pour avoir un bon aperçu du traitement des plaquettes, consultez cet excellent article intitulé « Processus de fabrication des dispositifs à semi-conducteurs, défis et opportunités ». Nous n’allons pas entrer dans les détails ici, mais en résumé, le processus de traitement des plaquettes commence par un lingot de semi-conducteur qui est découpé en plaquettes. Ensuite, des transistors sont « imprimés », gravés et dopés sur chaque plaquette à l’aide d’une technique très similaire à celle utilisée pour le traitement des anciens films photographiques. En projetant de la lumière sur un masque, certaines parties du film sont exposées à la lumière et d’autres non. Les parties exposées réagissent à la lumière pour créer la couleur sur le papier photographique. C’est ainsi que les photographies étaient tirées autrefois. Et c’est presque ainsi que les transistors sont « imprimés » sur une plaquette – simplement à une échelle bien plus fine que celle d’une pellicule photographique et à l’aide de matériaux souvent bien plus sophistiqués. Véritablement parallèle, ce procédé est bien loin de l’imprimante 3D que vous avez dans votre garage ou votre bureau à domicile.
Figure 3 : Photographie d’une plaquette de semi-conducteur.
Tout comme votre imprimante à jet d’encre peut produire des taches, des traînées ou des lignes pâles sur le papier, le processus de gravure et de dopage d’une plaquette n’est jamais parfait. Et comme les transistors sont extrêmement petits, même la plus infime tache pourrait endommager complètement toute une zone d’une puce semi-conductrice, voire la puce entière.
La figure 4 illustre la manière dont un défaut peut apparaître sur un circuit réel. Le panneau de gauche présente la disposition du circuit intégré (vue de dessus). Les transistors sont reliés entre eux par des couches métalliques de niveau supérieur, et le code couleur représente simplement les couches de câblage métallique situées au-dessus des transistors. Les panneaux du milieu et de droite présentent une photographie d’une puce réelle gravée conformément au schéma de conception du panneau de gauche, et un défaut est mis en évidence par un cercle jaune. Vous pouvez constater que le « fil » vertical mis en évidence présente un renflement à proximité, qui n’apparaissait pas sur le schéma de conception. Un tel défaut peut parfois être catastrophique (provoquant un court-circuit), ou bien être de nature paramétrique (n’altérant que les caractéristiques de performance du transistor) sans provoquer de véritable court-circuit. La question des défauts paramétriques revêt une importance capitale pour les tests au niveau du système ; elle sera abordée plus en détail ci-après.
Figure 4 : Exemple de défaut survenant au cours de la fabrication. Source : P. Maxwell et al., « Cell-Aware Diagnosis: Defective Inmates Exposed in their Cells », European Test Symposium (ETS) 2016.
C’est bien sûr pour détecter ces défauts que l’on teste les puces. Cependant, la question qui se pose est la suivante : comment une entreprise de semi-conducteurs teste-t-elle une puce comportant des millions, voire des milliards de transistors ? Il existe toute une science consacrée à ce sujet, qui s’articule autour de la notion de « couverture de test ». Quel volume de tests faut-il effectuer pour détecter tous les défauts ou mécanismes de défauts probables ? La section suivante décrit les différentes philosophies de test qui ont été adoptées dans le secteur.
Afin d’optimiser le rendement final, le secteur procède généralement à au moins trois niveaux de contrôles de fabrication, qui sont décrits ci-après.
Il s’agit du premier test effectué après le traitement d’une plaquette et avant sa découpe en puces individuelles. L’objectif de ce test est de détecter le plus grand nombre possible de défauts en un temps aussi court que possible. C’est pourquoi les tests au niveau de la plaquette sont généralement de nature structurelle. Ils recherchent des défauts de fabrication et ne tiennent pas compte de la fonctionnalité de la puce. Ainsi, même si la puce est bel et bien mise sous tension et cadencée pendant cette phase de test (alors qu’elle se trouve encore sur la plaquette !), les types de vecteurs appliqués à la puce ne ressemblent souvent en rien aux vecteurs fonctionnels utilisés lorsque la puce est déployée dans son environnement d’exploitation.
Remarque : compte tenu de la tendance croissante à commercialiser les « chiplets » sous forme de puces nues, la question des tests au niveau de la plaquette suscite un vif intérêt au sein du secteur, et nous rédigerons peut-être un article à ce sujet à l’avenir.
Une fois la puce découpée et encapsulée, elle passe par une nouvelle phase de test. Cette phase permet de vérifier que l’encapsulation n’a pas introduit de défauts. Mais cette étape vise également à ajouter des tests supplémentaires qui n’avaient pas été effectués au niveau de la plaquette, afin d’élargir la couverture. Ainsi, bien que nous recherchions toujours des défauts structurels lors du test final, nous essayons également de détecter des défauts plus subtils, comme celui illustré à la figure 4. Sur cette figure, le défaut a été qualifié de « pont », ce qui signifie qu’il ne s’agit pas d’un court-circuit complet. Il ajoute plutôt une résistance et une capacité parasites, ce qui peut potentiellement dégrader considérablement les performances de la puce. En d’autres termes, la puce peut fonctionner correctement à basse fréquence, mais elle risque de présenter des défaillances lorsque la fréquence d’horloge augmente. C’est pourquoi des tests supplémentaires « à vitesse réelle » sont effectués lors de la phase de test finale. Cela permet d’éliminer certains défauts paramétriques.
On pourrait penser qu’après le test final, le dispositif semi-conducteur serait prêt à être expédié au client auquel il est destiné. Mais en réalité, il subsiste des défauts qui n’ont été détectés ni par les tests au niveau de la plaquette ni par le test final. Cela s’explique par deux facteurs principaux :
Pour ces deux raisons, l’industrie des semi-conducteurs a besoin de tests au niveau système. Ce type de test s’apparente à un test fonctionnel ciblé qui reproduit l’application cible du composant. Par exemple, si le composant est un processeur de smartphone, un test au niveau système consiste à l’installer sur une carte mère de smartphone représentative et à le démarrer avec le système d’exploitation. De même, s’il s’agit d’une mémoire flash destinée à une clé USB, la configuration de test au niveau système pour ce composant consisterait littéralement à l’installer sur un PC équipé des pilotes adaptés à la puce.
Comme vous pouvez le constater d’après ce qui précède, un testeur au niveau système (SLT) s’apparente presque à une plateforme sur mesure intégrant un smartphone, un PC ou toute autre plateforme sur laquelle le dispositif testé est destiné à être utilisé. C’est pourquoi les testeurs SLT sont souvent des systèmes sur mesure, généralement conçus en interne par l’entreprise de semi-conducteurs elle-même.
Lorsque les ingénieurs conçoivent leur propre testeur interne au niveau système, ils sont confrontés à de nombreux défis liés au coût et à la miniaturisation, et c’est là qu’Introspect intervient. Les produits de la série E d’Introspect Technology sont des modules compacts pouvant être intégrés à la conception de testeur propre à l’ingénieur. Ils offrent des capacités de stimulation et de capture de qualité instrumentale pour diverses interfaces soumises aux tests. Par exemple, si l’équipement sous test (DUT) du client nécessite une stimulation de caméra, le produit SV4E-DPTXCPTX peut être programmé pour fonctionner comme s’il s’agissait d’une caméra du commerce, avec n’importe quelle résolution et n’importe quelle fréquence d’images. Cela en fait la solution idéale pour une intégration dans un testeur de niveau système. Cela permet au client de « reproduire » différents modèles de caméras de divers fabricants sans avoir à acheter sans cesse de nouvelles caméras ni à les intégrer dans la conception du testeur SLT. De la même manière, nos produits peuvent également être utilisés pour les interfaces d’affichage ou les interfaces mémoire.
Figure 5 : Émulateur de périphérique d’émission MIPI SV4E-DPTXCPTX.
Cet article a présenté la capacité fascinante de l’industrie des semi-conducteurs à produire en série des puces contenant des milliards de transistors. Nous avons également décrit les phases de test nécessaires à la livraison des produits fabriqués, et nous avons montré à quel point le SLT est essentiel en tant qu’étape finale avant qu’une puce puisse être expédiée aux clients visés. Il n’est pas exagéré de dire que le SLT est l’une des étapes les plus importantes avant l’expédition des produits. Chez Introspect Technology, nous sommes ravis de fournir nos modules de la série E en tant que sous-systèmes pouvant être intégrés dans les conceptions de testeurs SLT de nos clients.
Concevez-vous votre propre testeur au niveau système ? N’hésitez pas à nous contacter à l’adresse info@introspect.ca.
