Qu’est-ce que l’interface MIPI I3C et dans quels cas peut-on l’utiliser ?

Cet article a été initialement publié par EE World Online. Vous pouvez consulter l’article original ici.

 

15 MARS 2023 PAR RICK NELSON

Qu’est-ce que l’interface MIPI I3C et dans quels cas peut-on l’utiliser ?

La norme I3C apporte des améliorations par rapport à^{la norme I2C}grâce à des débits plus élevés et à une rétrocompatibilité.

Vous aurez souvent besoin de relier deux puces sur un circuit imprimé, et une interface standard peut vous aider à concevoir efficacement. C’est ce qu’ont pensé, dès 1982, des ingénieurs travaillant au sein d’une division de Philips ; ils ont donc développé l’interface « Inter-Integrated-Circuit », qu’ils ont baptisée^I2C. Bien sûr, les choses évoluent au fil des années. Cette division de Philips est par exemple devenue NXP Semiconductors. Et les ingénieurs affiliés à l’Alliance MIPI, qui se concentre sur les appareils mobiles et ceux influencés par la technologie mobile, ont décidé d’améliorer^l’I2Cdans le but de faciliter l’intégration des capteurs. En 2016, ils ont présenté la spécification « Improved-Inter-Integrated-Circuit », qu’ils ont baptisée I3C (sans exposant). L’I3C facilite l’intégration d’applications embarquées à vitesse moyenne comprenant non seulement des capteurs, mais aussi des actionneurs, des régulateurs de puissance, des microcontrôleurs et des FPGA.

Où puis-je me procurer le cahier des charges ?

Vous pouvez le télécharger ici. Les membres du MIPI peuvent télécharger la version complète, tandis que les non-membres peuvent télécharger la version I3C Basic.

Quelles sont certaines de ces améliorations ?

La vitesse est l’un des avantages.^L’I2Catteint un débit maximal de 5 Mb/s. L’I3C est bien plus rapide. L’I3C est également plus économe en énergie. Il transmet davantage de données tout en consommant moins d’énergie par bit.

Quelle est exactement la vitesse de l’I3C ?

C’est complexe. Selon Matthew Schnoor, architecte de débogage chez Intel et membre du groupe de travail MIPI sur le débogage, cela dépend du mode utilisé : le mode Standard-Data-Rate (SDR) ou l’un des différents modes High-Data-Rate (HDR). Ces modes comprennent le HDR-Double Data Rate (HDR-DDR), le HDR Ternary Symbol Legacy (HDR-TSL), le HDR-Ternary Symbol Pure (HDR-TSP) et le HDR-Bulk Transport (HDR-BT). Le tableau 1 présente les débits binaires effectifs pour les implémentations à une, deux et quatre voies pour chaque mode, en supposant une fréquence d’horloge de 12,5 MHz.

Débits binaires effectifs I3C pour une fréquence d’horloge de 12,5 MHz

Mode I3C (protocole)	Débits binaires effectifs (Mbps)
	Voie unique	Double voie	Quatre voies
Mode SDR	11.1	22,2	44,4
Mode HDR-DDR	20	40	80
Mode HDR-TSL	23,52	n/a	n/a
Mode HDR-TSP	33,33	50	100
Mode HDR-BT	24,24	48,48	96,96

Avec l’aimable autorisation de l’Alliance MIPI

Remarques :

• Les modes HDR ternaires (HDR-TSP et HDR-TSL) ne sont pas pris en charge par I3C Basic
• Les transferts SDR à plusieurs voies (à deux et à quatre voies) ne sont pas pris en charge par I3C Basic
• Les transferts multivoies HDR-DDR (à deux et à quatre voies) ne sont pas pris en charge par la spécification I3C Basic
• Le mode HDR-TSL ne prend en charge aucun transfert multivoie (il s’agit du seul mode HDR ternaire pouvant être utilisé avec des périphériques^I2Chérités dans une configuration à bus mixte)

Voies doubles et quadruples : cela ne fait-il pas de l’I3C un bus parallèle ?

Lorsqu’on parle d’un bus, les termes « série » et « parallèle » font référence au mode de transmission et de réception des données. Par exemple, l’ancienne interface d’imprimante parallèle Centronics transmettait un octet de données à la fois sur huit fils, avec des fils supplémentaires (36 au total, y compris les fils de données) pour la masse du châssis et la masse de signal, ainsi que pour les signaux de synchronisation, d’occupation et de réinitialisation, un avertissement « fin de papier », etc. Avec une interface série, les données et les bits d’état pertinents sont sérialisés au niveau de l’émetteur, envoyés via une voie série, puis désérialisés au niveau du récepteur. Considérez une interface I3C à quatre voies comme quatre bus série qui se trouvent être en parallèle.

Outre la publication de la spécification, comment l’Alliance MIPI favorise-t-elle l’interopérabilité entre les conceptions I3C ?

Le groupe de travail I3C a organisé un « plugfest » l’année dernière à Munich. Parmi les participants figuraient Binho, Intel, Introspect Technology, Prodigy Technovations, Robert Bosch et STMicroelectronics. Le groupe prévoit d’organiser un deuxième « plugfest » I3C du 26 au 30 juin à San José, en Californie, dans le cadre de la 63e réunion des membres de MIPI pour l’Amérique du Nord. MIPI propose également une suite de tests de conformité I3C (CTS) conçue pour améliorer l’interopérabilité des produits utilisant la norme I3C.

Comment puis-je dépanner ma conception I3C ?

Commencez par contacter le fabricant de votre oscilloscope. Keysight, Pico Technology, Teledyne LeCroy et Tektronix proposent tous une prise en charge du débogage I3C. De plus, plusieurs participants au « plugfest » de l’année dernière proposent des solutions de test et de débogage pour I3C. Binho propose un module complémentaire d’analyseur de protocole I3C destiné à être utilisé avec la gamme d’analyseurs Saleae Logic. Introspect Technology propose des modules de test et de débogage I3C. Enfin, Prodigy Technovations propose un analyseur de protocole et un générateur de tests I3C.

Que dois-je savoir d’autre concernant l’I3C et les tests ?

L’I3C peut lui-même servir de fenêtre de débogage vers un périphérique, comme le décrit la spécification « MIPI Debug for I3C ». Cette spécification décrit des méthodes normalisées de transfert des traces logicielles entre un système de débogage et de test — généralement un ordinateur exécutant des applications de débogage et de test — et un système cible.

Les ingénieurs spécialisés dans les SoC peuvent utiliser cette spécification pour intégrer à leurs puces une interface I3C pouvant servir exclusivement à des fins de débogage ou pouvant être partagée entre les fonctions de débogage et celles de communication de données en mode opérationnel. Les ingénieurs en matériel et en logiciels système peuvent également utiliser cette spécification pour concevoir des produits pouvant être débogués à l’aide de l’I3C.

L’I3C va-t-il remplacer^l’I2C?

L’I3C présente indéniablement des avantages. Outre des débits plus élevés et une consommation d’énergie réduite, l’I3C intègre des fonctionnalités spécifiques telles que les interruptions en bande de la cible vers le contrôleur, l’adressage dynamique et un mécanisme de « hot-join » qui permet aux esclaves de rejoindre un bus I3C après son initialisation par un maître. Néanmoins,^l’I2Crestera une solution économique très prisée par les concepteurs qui n’ont pas besoin des fonctionnalités propres à l’I3C. Notez également que l’I3C conserve une compatibilité ascendante avec^l’I2Cpour la plupart des dispositifs ; vous constaterez donc peut-être que votre conception optimale inclura les deux (Figure 1).

Figure 1. Une conception I3C peut intégrer des dispositifs I2C (Image : NXP Semiconductors).