Titre : Thèmes avancés relatifs aux tests DDR5
Date : jeudi 26 mars 2020
Heure : 11 h 00 – 12 h 00 (heure de l’Est)
Vue d’ensemble
Rejoignez-nous pour ce webinaire gratuit afin de découvrir certains des aspects les plus avancés liés à la formation et aux tests fonctionnels des composants et systèmes conformes à la norme JEDEC® DDR5.
Pourquoi cet événement était-il important ?
Représentant une refonte quasi totale de l’architecture du canal mémoire, la norme DDR5 introduit plusieurs changements majeurs par rapport à la norme DDR4 de la génération précédente. Ce webinaire explique en détail certaines des séquences de formation les plus complexes requises par la DDR5, ainsi que les scénarios de test fonctionnel qui posent des défis de taille aux architectes, concepteurs et ingénieurs de test. Nous montrerons comment, pour assurer une couverture complète des nombreux modes de formation et de fonctionnement des systèmes de mémoire DDR5 de nouvelle génération, il est nécessaire de disposer d’une solution de test tout aussi moderne, capable de prendre en charge les protocoles, offrant une génération de stimuli flexible et appliquant des techniques sophistiquées de capture et de mesure.
Ordre du jour
- Initialisation et configuration des bus de commande et de données DDR5
- Calibrage des temps de latence en écriture
- Mesure des temps de latence en lecture
- Recensement des PDA
- Éléments clés pour la mise en place de tests fonctionnels
- Capture et analyse des rafales de données lues
- Inversion de sens de circulation des bus de données et stroboscopiques
Qui était présent
Architectes système, ingénieurs en conception numérique, ingénieurs en vérification, ingénieurs produit, ingénieurs d’essais, ingénieurs d’application, intégrateurs de systèmes, responsables de gammes de produits et chefs de projet.
Intervenants
Erin Holley
Chargé de mission technique senior, Introspect Technology
Erin est spécialisée dans la conception numérique et l’architecture système au sein de l’équipe de R&D d’Introspect Technology. Elle dirige actuellement le développement de solutions de test pour les interfaces de mémoire à haut débit chez Introspect Technology.
