• Mesure parallèle réelle du taux d’erreur binaire sur 8 voies
  • Sélection programmable du débit de données de 39,2 Gbit/s à 58 Gbit/s
  • Tension de sortie programmable sur toutes les voies d’émission pour les applications de test de contrainte des récepteurs
  • Injection de gigue intégrée entièrement synthétisée sur toutes les voies d’émission
  • Contrôle de pré-accentuation à deux prises sur toutes les voies d’émission
  • Récupération d’horloge matérielle par voie
  • Support de bouclage flexible par voie
  • Support des motifs de données PAM4 et NRZ
  • Environnement de programmation de pointe basé sur le langage Python hautement intuitif

AVANTAGES

  • Mesure parallèle réelle du taux d’erreur binaire sur 8 voies
  • Sélection programmable du débit de données de 39,2 Gbit/s à 58 Gbit/s
  • Tension de sortie programmable sur toutes les voies d’émission pour les applications de test de contrainte des récepteurs
  • Injection de gigue intégrée entièrement synthétisée sur toutes les voies d’émission
  • Contrôle de pré-accentuation à deux prises sur toutes les voies d’émission
  • Récupération d’horloge matérielle par voie
  • Support de bouclage flexible par voie
  • Support des motifs de données PAM4 et NRZ
  • Environnement de programmation de pointe basé sur le langage Python hautement intuitif

Fonctionnalités

Le SV2C-PAM4 est un testeur parallèle hautement intégré de 58 Gbit/s (29 Gbaud) qui répond aux exigences de test émergentes pour les applications de connectivité 400 GbE et CEI-56G. Doté de huit récepteurs indépendants et de huit émetteurs indépendants, le SV2C-PAM4 offre une solution véritablement flexible, à haut volume et à faible coût pour le test et la validation des interfaces réseau de nouvelle génération.

 

Questions? Visit our FAQ page or contact us for any inquiries.