{"id":12762,"date":"2019-05-29T18:24:09","date_gmt":"2019-05-29T18:24:09","guid":{"rendered":"https:\/\/introspect.ca\/2019\/05\/29\/ddr5-testing-techniques-for-emerging-ddr5-standards\/"},"modified":"2026-06-15T15:05:34","modified_gmt":"2026-06-15T15:05:34","slug":"ddr5-testing-techniques-for-emerging-ddr5-standards","status":"publish","type":"post","link":"https:\/\/introspect.ca\/fr\/2019\/05\/29\/ddr5-testing-techniques-for-emerging-ddr5-standards\/","title":{"rendered":"DDR5 \u2014 Techniques de test pour les nouvelles normes DDR5"},"content":{"rendered":"

Titre :<\/strong> DDR5 \u2014 Techniques de test pour les nouvelles normes DDR5<\/p>\n

Date :<\/strong> jeudi 13 juin 2019<\/p>\n

Heure :<\/strong> 11 h 00 \u2013 12 h 00 (heure de l’Est)<\/p>\n

 <\/p>\n

Vue d’ensemble<\/strong><\/h3>\n

Au cours de ce webinaire, les participants ont d\u00e9couvert les nouvelles fonctionnalit\u00e9s de la future norme JEDEC\u00ae DDR5 et ont appris ce qu’il est n\u00e9cessaire de comprendre pour concevoir et tester avec succ\u00e8s des composants et des syst\u00e8mes DDR5.<\/p>\n

 <\/p>\n

Pourquoi cet \u00e9v\u00e9nement \u00e9tait-il important ?<\/strong><\/h3>\n

Les architectes, les concepteurs et les ing\u00e9nieurs de test devront appr\u00e9hender de nombreux nouveaux d\u00e9fis en mati\u00e8re de conception et de test afin de tirer pleinement parti de la norme d’interface m\u00e9moire DDR5 de nouvelle g\u00e9n\u00e9ration et de ses fonctionnalit\u00e9s avanc\u00e9es.<\/em> Ce webinaire a pr\u00e9sent\u00e9 les principales diff\u00e9rences de conception entre la DDR4 et la DDR5, a clarifi\u00e9 les nouvelles exigences de test d\u00e9finies par le JEDEC et a fourni aux ing\u00e9nieurs les solutions permettant de r\u00e9pondre \u00e0 ces normes de test DDR5 complexes, notamment les tests au niveau du syst\u00e8me et la caract\u00e9risation compl\u00e8te au niveau des composants.<\/p>\n

 <\/p>\n

Ordre du jour<\/strong><\/h3>\n