{"id":13195,"date":"2023-01-23T19:05:12","date_gmt":"2023-01-23T19:05:12","guid":{"rendered":"https:\/\/introspect.ca\/blog\/the-fastest-way-verify-the-physical-layer-pcie-link\/"},"modified":"2026-07-04T14:22:27","modified_gmt":"2026-07-04T14:22:27","slug":"the-fastest-way-verify-the-physical-layer-pcie-link","status":"publish","type":"blogposts","link":"https:\/\/introspect.ca\/fr\/blog\/the-fastest-way-verify-the-physical-layer-pcie-link\/","title":{"rendered":"La m\u00e9thode la plus rapide pour v\u00e9rifier la couche physique de votre liaison PCI Express (PCIe)"},"content":{"rendered":"

PCI Express est l’une des normes SerDes les plus anciennes au monde, et elle a jou\u00e9 un r\u00f4le d\u00e9terminant dans l’\u00e9volution de l’architecture informatique des ordinateurs portables, des ordinateurs personnels, des serveurs et m\u00eame des anciens ordinateurs centraux. V\u00e9ritable pilier de l\u2019industrie informatique, le PCI Express<\/a> a consid\u00e9rablement \u00e9volu\u00e9 au cours des derni\u00e8res d\u00e9cennies et continue aujourd\u2019hui d\u2019\u00eatre utilis\u00e9 dans des applications fascinantes telles que les m\u00e9moires volatiles et non volatiles. Poursuivez votre lecture pour d\u00e9couvrir comment Introspect Technology r\u00e9pond aux exigences de v\u00e9rification des marges au niveau de la couche physique des terminaux PCI Express. Que vous soyez concepteur de propri\u00e9t\u00e9 intellectuelle, fabricant de puces, ou encore fabricant de modules ou de syst\u00e8mes, vous appr\u00e9cierez certainement de pouvoir v\u00e9rifier rapidement si vos \u00e9metteurs et r\u00e9cepteurs sont correctement con\u00e7us et connect\u00e9s. <\/span><\/p>\n

La configuration mat\u00e9rielle<\/b><\/h2>\n

Diff\u00e9rents produits d’Introspect Technology peuvent \u00eatre utilis\u00e9s pour les tests PCI Express. Par exemple, la figure ci-dessous pr\u00e9sente le <\/span>SV1C-12<\/span><\/a> , un syst\u00e8me \u00e0 8 voies de 12,5 Gbps, id\u00e9al pour les tests Gen3. Par ailleurs, le SV7C-17<\/a> est id\u00e9al pour les tests x16 Gen4, et le <\/span>SV2C-32<\/span><\/a> est quant \u00e0 lui id\u00e9al pour les tests Gen5 x8. Oh, et avons-nous mentionn\u00e9 que le SV2C-PAM4<\/a> permet d\u2019effectuer des tests BER \u00e0 64 Gbps sur la Gen6 ?<\/span><\/p>\n

La configuration mat\u00e9rielle illustr\u00e9e \u00e0 la figure 1 est l\u2019une des nombreuses raisons pour lesquelles les outils Introspect sont si attractifs. Sur la partie droite, vous pouvez voir un syst\u00e8me \u00ab BERT \u00bb unique qui int\u00e8gre la source d\u2019injection d\u2019horloge de r\u00e9f\u00e9rence, les g\u00e9n\u00e9rateurs de s\u00e9quences et les r\u00e9cepteurs de s\u00e9quences. Il dispose m\u00eame de signaux d\u2019E\/S auxiliaires permettant de contr\u00f4ler, par exemple, les signaux de r\u00e9initialisation des p\u00e9riph\u00e9riques. Gr\u00e2ce \u00e0 cette architecture tout-en-un, la v\u00e9rification des marges d\u2019\u00e9mission et de r\u00e9ception sur votre liaison PCI Express rel\u00e8ve davantage d\u2019un probl\u00e8me logiciel ou d\u2019automatisation que d\u2019un probl\u00e8me mat\u00e9riel ; ce point sera abord\u00e9 dans les sections suivantes de cet article. <\/span><\/p>\n

 <\/p>\n

\"\"<\/p>\n

Figure 1 :<\/strong> Configuration mat\u00e9rielle simple permettant de tester n’importe quelle liaison PCI Express<\/p>\n

 <\/p>\n

La figure suivante illustre le sch\u00e9ma de raccordement type de l’alimentation sur une carte de base de conformit\u00e9, et la figure suivante montre comment ajouter un signal de r\u00e9initialisation.<\/span><\/p>\n

\"Figure<\/p>\n

Figure 2 :<\/strong> Illustration du raccordement \u00e9lectrique<\/p>\n

\"Figure<\/p>\n

Figure 3 :<\/strong> Sch\u00e9ma de raccordement du signal de r\u00e9initialisation<\/p>\n

 <\/p>\n

Configuration du logiciel<\/b><\/h2>\n

Comme indiqu\u00e9 pr\u00e9c\u00e9demment, l\u2019automatisation logicielle constitue un autre avantage majeur de l\u2019utilisation des outils Introspect pour la v\u00e9rification des liaisons PCI Express. Ces outils fonctionnent tous sur le logiciel prim\u00e9 Pinetree<\/a><\/span>, un environnement d\u2019automatisation bas\u00e9 sur Python. Au sein de ce framework Python, vous pouvez s\u00e9lectionner les d\u00e9bits de donn\u00e9es que vous souhaitez tester, et vous pouvez m\u00eame personnaliser les d\u00e9bits PCIe. Par exemple, l\u2019illustration suivante montre comment r\u00e9gler le d\u00e9bit de donn\u00e9es Gen3 \u00e0 exactement 8 Gbps.<\/span><\/p>\n

\"Figure<\/p>\n

<\/div>\n

Figure 4 :<\/strong> R\u00e9glage du d\u00e9bit de donn\u00e9es Gen3 \u00e0 8 Gbps<\/p>\n

 <\/p>\n

De m\u00eame, la figure 5 montre que diff\u00e9rentes options de test peuvent \u00eatre configur\u00e9es \u00e0 l’aide des attributs des classes de composants Python du logiciel. Ici, nous choisissons de r\u00e9initialiser automatiquement le DUT, ce qui signifie que nous tirons parti de la connexion de r\u00e9initialisation mat\u00e9rielle illustr\u00e9e \u00e0 la figure 3 ci-dessus. <\/p>\n

\"\"<\/p>\n

Figure 5 :<\/strong> Capture d’\u00e9cran illustrant la proc\u00e9dure de r\u00e9initialisation automatique de l’appareil test\u00e9<\/p>\n

 <\/p>\n

Pinetree dispose \u00e9galement de fonctions pr\u00e9r\u00e9gl\u00e9es pour les tests d’int\u00e9grit\u00e9 du signal des \u00e9metteurs PCI Express et les tests de sensibilit\u00e9 des r\u00e9cepteurs. Par exemple, la figure 6 pr\u00e9sente une interface utilisateur proposant diff\u00e9rentes options de tests \u00e0 ex\u00e9cuter. Il suffit de s\u00e9lectionner \u00ab True \u00bb pour un test tel que \u00ab gen3SjTolTest \u00bb pour que l\u2019outil entra\u00eene automatiquement un terminal PCI Express, puis effectue le test de tol\u00e9rance \u00e0 la gigue sur celui-ci. <\/p>\n

\"\"<\/p>\n

Figure 6 :<\/strong> Options disponibles pour les tests \u00e0 effectuer<\/p>\n

 <\/p>\n

Exemples de r\u00e9sultats<\/b><\/h2>\n

Les sections suivantes pr\u00e9sentent quelques exemples succincts des rapports de test g\u00e9n\u00e9r\u00e9s par les outils Introspect PCI Express. Nous vous pr\u00e9sentons tout d’abord les v\u00e9rifications de base visant \u00e0 s’assurer que la liaison est active. Nous vous pr\u00e9sentons ensuite la caract\u00e9risation des performances r\u00e9elles des p\u00e9riph\u00e9riques. <\/p>\n

 <\/p>\n

V\u00e9rification de la conformit\u00e9 au mod\u00e8le Gen 1<\/b><\/h3>\n

\u00c0 la mise sous tension, un p\u00e9riph\u00e9rique conforme \u00e0 la norme PCI Express identifie les voies actives en d\u00e9tectant l’imp\u00e9dance de charge au niveau des r\u00e9cepteurs, puis commence \u00e0 transmettre des ensembles ordonn\u00e9s TS1 sur ces voies. Si le p\u00e9riph\u00e9rique ne re\u00e7oit pas au moins 8 s\u00e9quences d’apprentissage cons\u00e9cutives dans les 24 ms suivant la d\u00e9tection des voies, il commence \u00e0 transmettre un motif de conformit\u00e9 sur toutes les voies actives. Dans ce test, nous d\u00e9terminons si le dispositif sous test (DUT) peut fonctionner au d\u00e9bit Gen1 (2,5 Gbps) et quelles voies disposent d\u2019un \u00e9metteur et d\u2019un r\u00e9cepteur r\u00e9actifs, en d\u00e9tectant le motif de conformit\u00e9 transmis. <\/span><\/p>\n

Lancement de \u00ab testCase_gen1ComplianceCheck \u00bb<\/span>\n\nCas de test : V\u00e9rification de la conformit\u00e9 au mod\u00e8le de la 1re g\u00e9n\u00e9ration<\/span>\n\nLancement de la v\u00e9rification des mod\u00e8les de conformit\u00e9<\/span>\n\nD\u00e9tection de motifs r\u00e9ussie sur les canaux  <\/span>[1, 2, 3, 4]<\/strong>\n\nLongueur de la s\u00e9quence de conformit\u00e9 d\u00e9tect\u00e9e (en symboles de 10 bits) :<\/span>\n\n[64, 64, 64, 64]<\/strong>\n\nNombre de boucles verrouill\u00e9es :<\/span>\n\n[3405807, 3405806, 3405807, 3405907]<\/strong>\n\n\u00ab testCase_gen1ComplianceCheck \u00bb termin\u00e9<\/span><\/pre>\n
 <\/p>\n
V\u00e9rification du mod\u00e8le de conformit\u00e9 modifi\u00e9 de la g\u00e9n\u00e9ration 1<\/b><\/h3>\n
Apr\u00e8s avoir identifi\u00e9 les voies actives, un p\u00e9riph\u00e9rique PCI Express commencera \u00e0 transmettre des ensembles ordonn\u00e9s TS1 et \u00e0 surveiller ses r\u00e9cepteurs afin de d\u00e9tecter les ensembles ordonn\u00e9s TS1 provenant d\u2019autres p\u00e9riph\u00e9riques. D\u00e8s r\u00e9ception d\u2019au moins 8 TS1, le p\u00e9riph\u00e9rique examinera l\u2019identifiant de d\u00e9bit de donn\u00e9es annonc\u00e9 et le bit de conformit\u00e9 de r\u00e9ception. Si le bit de r\u00e9ception de conformit\u00e9 est activ\u00e9, le dispositif passera au d\u00e9bit maximal pris en charge \u00e0 la fois par lui-m\u00eame et par le TS1 re\u00e7u, puis commencera \u00e0 transmettre et \u00e0 surveiller le motif de conformit\u00e9 modifi\u00e9. Le contenu de l\u2019\u00e9tat d\u2019erreur du motif transmis d\u00e9pend du fait que le dispositif ait d\u00e9tect\u00e9 ou non avec succ\u00e8s le motif de conformit\u00e9 modifi\u00e9 entrant. Dans le journal suivant, nous d\u00e9terminons si le dispositif test\u00e9 (DUT) peut fonctionner au d\u00e9bit Gen1 (2,5 Gbps) et recevoir avec succ\u00e8s un motif de conformit\u00e9 modifi\u00e9 sur toutes les voies actives.    <\/span><\/p>\n
Lancement de \u00ab testCase_gen1ModComplianceCheck \u00bb<\/span>\n\nCas de test : V\u00e9rification du mod\u00e8le de conformit\u00e9 modifi\u00e9 de la g\u00e9n\u00e9ration 1<\/span>\n\nLancement de la configuration de TX ChannelList<\/span>\n\ntxChannelList1 : Les canaux 1 \u00e0 4 sont li\u00e9s en raison du PatGenController pour les PatternTimelines<\/span>\n\nLancement de la v\u00e9rification du mod\u00e8le de conformit\u00e9 modifi\u00e9<\/span>\n\nD\u00e9tection de motifs r\u00e9ussie sur les canaux  <\/span>[1, 2, 3, 4]<\/strong>\n\nOctets d'\u00e9tat d'erreur :<\/span>\n\n[0, 0, 0, 0]<\/strong>\n\nLongueur de la s\u00e9quence de conformit\u00e9 d\u00e9tect\u00e9e (en symboles de 10 bits) :<\/span>\n\n[128, 128, 128, 128]<\/strong>\n\nNombre de boucles verrouill\u00e9es :<\/span>\n\n[13, 123, 3123204, 3119793]<\/strong>\n\nSymboles de la s\u00e9quence d'entra\u00eenement 1 \u00e0 15 :<\/span>\n\nCha\u00eene 1 :  <\/span>F7 F7 FF 1E 00 00 4A 4A 4A 4A 4A 4A 4A 4A 4A<\/strong>\n\nCanal 2 : F7 F7 FF 1E 00 00 4A 4A 4A 4A 4A 4A 4A 4A 4A<\/span>\n\nCanal 3 : F7 F7 FF 1E 00 00 4A 4A 4A 4A 4A 4A 4A 4A 4A<\/span>\n\nCha\u00eene 4 : F7 F7 FF 1E 00 00 4A 4A 4A 4A 4A 4A 4A 4A 4A<\/span>\n\n\u00ab testCase_gen1ModComplianceCheck \u00bb termin\u00e9<\/span><\/pre>\n
 <\/p>\n
Tests d’int\u00e9grit\u00e9 du signal \u00e0 haut d\u00e9bit des \u00e9metteurs<\/b><\/h3>\n
Apr\u00e8s avoir identifi\u00e9 les voies actives et constat\u00e9 l’absence de r\u00e9ception des ensembles ordonn\u00e9s TS1, nous passons \u00e0 des tests d’int\u00e9grit\u00e9 du signal plus avanc\u00e9s. Par exemple, tous les pr\u00e9r\u00e9glages des \u00e9metteurs sont test\u00e9s \u00e0 l\u2019aide de la proc\u00e9dure d\u2019automatisation appropri\u00e9e int\u00e9gr\u00e9e \u00e0 l\u2019outil Introspect. Le graphique suivant pr\u00e9sente un trac\u00e9 en \u00ab baignoire \u00bb des \u00e9metteurs sur 4 voies actives. Ce trac\u00e9 en \u00ab baignoire \u00bb a \u00e9t\u00e9 acquis simultan\u00e9ment sur toutes les voies.   <\/span><\/p>\n
\"Figure<\/p>\n
Figure 7 :<\/strong> Test de l’ouverture horizontale de l’\u0153il de l’\u00e9metteur (graphique en \u00ab baignoire \u00bb) sur 4 voies simultan\u00e9ment<\/p>\n
 <\/p>\n
De m\u00eame, on obtient des diagrammes en \u0153il complets, dont un exemple est pr\u00e9sent\u00e9 \u00e0 la figure 8. Ces diagrammes en \u0153il sont de v\u00e9ritables diagrammes en \u0153il bas\u00e9s sur le taux d’erreur binaire (BER), ce qui signifie qu’ils correspondent \u00e0 des mesures statistiquement approfondies. Par exemple, le diagramme en \u0153il pr\u00e9sent\u00e9 ci-dessous a \u00e9t\u00e9 enregistr\u00e9 avec un param\u00e8tre de probabilit\u00e9 d’erreur fix\u00e9 \u00e0 1e-6.  <\/p>\n
\"\"<\/p>\n
Figure 8 :<\/strong> R\u00e9sultat du diagramme en \u0153il, enregistr\u00e9 simultan\u00e9ment sur 4 voies<\/p>\n
 <\/p>\n
Enfin, des mesures pr\u00e9d\u00e9finies, telles que le d\u00e9passement, peuvent \u00eatre effectu\u00e9es \u00e0 l’aide de l’outil de capture analogique. La figure 9 illustre comment cet outil fournit une forme d’onde d’oscilloscope qui est moyenn\u00e9e puis analys\u00e9e afin d’extraire des mesures telles que l’amplitude de tension et le d\u00e9passement pr\u00e9d\u00e9fini. <\/p>\n
\"\"<\/p>\n
Figure 9 :<\/strong> R\u00e9sultat de la capture analogique \u2014 comparaison des formes d’onde analogiques pour TxPreset0 et TxPreset1 sur le canal 1<\/p>\n
 <\/p>\n
Exemples de tol\u00e9rance \u00e0 la gigue du r\u00e9cepteur<\/b><\/h2>\n
Nous allons maintenant examiner les capacit\u00e9s de test de d\u00e9gradation des outils Introspect, qui servent \u00e0 \u00e9valuer la tol\u00e9rance du dispositif sous test (DUT) \u00e0 diverses caract\u00e9ristiques analogiques. La figure 10 pr\u00e9sente le graphique de tol\u00e9rance \u00e0 la gigue qui a \u00e9t\u00e9 g\u00e9n\u00e9r\u00e9 automatiquement \u00e0 l\u2019aide des outils PCI Express int\u00e9gr\u00e9s au logiciel. Veuillez noter qu\u2019un graphique distinct est g\u00e9n\u00e9r\u00e9 pour chaque canal de la liaison PCI Express et que ces mesures sont obtenues simultan\u00e9ment.  <\/span><\/p>\n
\"Figure<\/p>\n
Figure 10 :<\/strong> R\u00e9sultats du test de tol\u00e9rance \u00e0 la gigue sinuso\u00efdale du r\u00e9cepteur<\/p>\n
 <\/p>\n
Enfin, la figure suivante pr\u00e9sente le test de sensibilit\u00e9 en tension d’un r\u00e9cepteur PCI Express r\u00e9el. Le graphique montre le nombre d’erreurs d\u00e9tect\u00e9es au niveau du r\u00e9cepteur en fonction de l’amplitude de tension programm\u00e9e. <\/p>\n
\"Figure<\/p>\n
Figure 11 :<\/strong> Rapport d’essai de sensibilit\u00e9 en tension du r\u00e9cepteur<\/p>\n
 <\/p>\n
R\u00e9sum\u00e9<\/h3>\n
Dans cet article, nous avons d\u00e9crit comment les testeurs SerDes personnalis\u00e9s de la s\u00e9rie C<\/a> d\u2019Introspect Technology peuvent \u00eatre utilis\u00e9s pour v\u00e9rifier rapidement l\u2019int\u00e9grit\u00e9 du signal sur vos liaisons PCI Express. Cela est important, car cela peut vous permettre d\u2019\u00e9conomiser plusieurs jours de d\u00e9bogage de comportements al\u00e9atoires et intermittents au niveau du syst\u00e8me. Si vous savez que l\u2019int\u00e9grit\u00e9 du signal est bonne, vous pouvez vous concentrer sur d\u2019autres sources d\u2019intermittence, telles que l\u2019instabilit\u00e9 des machines \u00e0 \u00e9tats ou les bogues logiciels.  <\/p>\n
Pour toute question, n’h\u00e9sitez pas \u00e0 contacter l’\u00e9quipe d’Introspect en envoyant un e-mail \u00e0 l’adresse info@introspect.ca<\/a><\/p>\n
 <\/p>\n","protected":false},"excerpt":{"rendered":"
PCI Express est l’une des normes SerDes les plus anciennes au monde, et elle a jou\u00e9 un r\u00f4le d\u00e9terminant dans l’\u00e9volution de l’architecture informatique<\/p>\n","protected":false},"author":19,"featured_media":5937,"menu_order":0,"template":"","meta":{"_acf_changed":false,"inline_featured_image":false,"_uf_show_specific_survey":0,"_uf_disable_surveys":false,"footnotes":""},"class_list":["post-13195","blogposts","type-blogposts","status-publish","has-post-thumbnail","hentry","blog_topics-defis-de-lindustrie","blog_tags-pcie","blog_tags-serdes"],"acf":[],"aioseo_notices":[],"_links":{"self":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13195","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts"}],"about":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/types\/blogposts"}],"author":[{"embeddable":true,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/users\/19"}],"version-history":[{"count":1,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13195\/revisions"}],"predecessor-version":[{"id":13196,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13195\/revisions\/13196"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/media\/5937"}],"wp:attachment":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/media?parent=13195"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}