{"id":13051,"date":"2023-10-15T22:03:37","date_gmt":"2023-10-15T22:03:37","guid":{"rendered":"https:\/\/introspect.ca\/blog\/mr-dimm-learn-more-about-jedecs-latest-ddr5-innovation-and-how-to-test-it\/"},"modified":"2026-06-28T02:00:12","modified_gmt":"2026-06-28T02:00:12","slug":"mr-dimm-learn-more-about-jedecs-latest-ddr5-innovation-and-how-to-test-it","status":"publish","type":"blogposts","link":"https:\/\/introspect.ca\/fr\/blog\/mr-dimm-learn-more-about-jedecs-latest-ddr5-innovation-and-how-to-test-it\/","title":{"rendered":"MR-DIMM : D\u00e9couvrez les derni\u00e8res innovations de JEDEC en mati\u00e8re de DDR5 et comment les tester"},"content":{"rendered":"

Avec l\u2019augmentation rapide du nombre de c\u0153urs au sein des processeurs graphiques (GPU) et des processeurs centraux (CPU), il devient de plus en plus urgent de prendre en charge une m\u00e9moire toujours plus importante pour alimenter ces c\u0153urs en donn\u00e9es. Cependant, dans l\u2019\u00e9tat actuel de la technique, la densit\u00e9 de m\u00e9moire n\u2019augmente pas au m\u00eame rythme que le nombre de c\u0153urs, ce qui repr\u00e9sente un d\u00e9fi majeur en mati\u00e8re de conception pour les fabricants de serveurs. Le simple fait d\u2019ajouter des canaux de m\u00e9moire \u00e0 chaque socket de processeur entra\u00eenerait un nombre trop important de bus m\u00e9moire et rendrait l\u2019architecture des cartes de circuits imprim\u00e9s des serveurs extr\u00eamement complexe. C\u2019est pourquoi le secteur travaille actuellement sur des architectures de modules DDR5<\/a> de nouvelle g\u00e9n\u00e9ration, parmi lesquelles figure le module MR-DIMM. <\/p>\n

L’acronyme MR-DIMM signifie \u00ab Multiplexed-Ranked Buffered Dual In-Line Memory Module \u00bb (module de m\u00e9moire double rang\u00e9e en ligne multiplex\u00e9, class\u00e9 et tamponn\u00e9) ; il est souvent affectueusement surnomm\u00e9 \u00ab M. DIMM \u00bb par les innombrables ing\u00e9nieurs qui travaillent sur cette nouvelle technologie passionnante. Comme son nom l’indique, la solution MR-DIMM offre davantage de m\u00e9moire et de bande passante sans augmenter le nombre d’emplacements pour modules de m\u00e9moire sur la carte m\u00e8re du serveur. Poursuivez votre lecture pour d\u00e9couvrir certains aspects cl\u00e9s de cette conception, ainsi que ses implications en mati\u00e8re de test et de mesure. <\/p>\n

Doubler la bande passante vers le processeur, mais pas celle vers la m\u00e9moire DRAM<\/h2>\n

En r\u00e9sum\u00e9, l’architecture MR-DIMM permet au processeur d’acc\u00e9der simultan\u00e9ment \u00e0 deux rangs de m\u00e9moire sur un seul module DIMM. L’avantage de cette approche r\u00e9side dans le fait que les modules DRAM eux-m\u00eames ne sont pas cens\u00e9s fonctionner \u00e0 une fr\u00e9quence d’horloge plus \u00e9lev\u00e9e. Cependant, en acc\u00e9dant simultan\u00e9ment \u00e0 deux modules DRAM, le processeur peut effectivement doubler la bande passante m\u00e9moire fournie par le module DIMM \u2014 c’est g\u00e9nial ! <\/p>\n

La cl\u00e9 de cette solution en apparence simple r\u00e9side dans deux \u00e9l\u00e9ments. Premi\u00e8rement, les contr\u00f4leurs de m\u00e9moire et les circuits d’horloge enregistr\u00e9s doivent \u00eatre capables de prendre en charge une fr\u00e9quence d’horloge plus \u00e9lev\u00e9e. Ensuite, le module DIMM doit comporter un composant suppl\u00e9mentaire permettant le multiplexage des donn\u00e9es entre les diff\u00e9rents dispositifs DRAM ; c\u2019est l\u00e0 qu\u2019intervient le tampon de donn\u00e9es multiplex\u00e9 par rang (MDB). <\/p>\n

Le tampon de donn\u00e9es fait son grand retour<\/h2>\n

Dans les g\u00e9n\u00e9rations pr\u00e9c\u00e9dentes d\u2019architectures de m\u00e9moire DDR, certains modules DIMM comportaient des tampons de donn\u00e9es situ\u00e9s entre le connecteur de bord du module et les composants DRAM qu\u2019il renfermait. Cependant, les impl\u00e9mentations les plus r\u00e9centes des modules DDR5 R-DIMM ne n\u00e9cessitaient pas de tels tampons de donn\u00e9es. Aujourd\u2019hui, la technologie MR-DIMM change la donne : non seulement les tampons de donn\u00e9es ont fait leur retour, mais ils sont \u00e9galement devenus un \u00e9l\u00e9ment central du principe de fonctionnement du module DIMM lui-m\u00eame. Appel\u00e9 MDB, ce nouveau type de tampon de donn\u00e9es est tr\u00e8s sophistiqu\u00e9. Il permet le conditionnement du signal \u00e0 des fr\u00e9quences d’horloge sans pr\u00e9c\u00e9dent et dispose \u00e9galement d’un haut degr\u00e9 de programmabilit\u00e9 qui lui permet de multiplexer les donn\u00e9es de mani\u00e8re intelligente entre les dispositifs de m\u00e9moire. <\/p>\n

Ce que cela implique pour les tests<\/h2>\n

Pour tester v\u00e9ritablement les modules MR-DIMM et les composants qui les constituent, il est n\u00e9cessaire de disposer d’une toute nouvelle cat\u00e9gorie d’instruments de test et de mesure. Introspect Technology a consacr\u00e9 plus d’une d\u00e9cennie \u00e0 perfectionner sa technologie afin de pouvoir cr\u00e9er une telle cat\u00e9gorie d’instruments. Les sections suivantes d\u00e9crivent les trois caract\u00e9ristiques principales de cette cat\u00e9gorie. <\/p>\n

G\u00e9n\u00e9rateurs de motifs \u00e0 tr\u00e8s haute vitesse et \u00e0 phase align\u00e9e<\/h3>\n

La technologie MR-DIMM est v\u00e9ritablement ambitieuse dans la mesure o\u00f9 elle permet de cr\u00e9er des bus num\u00e9riques tr\u00e8s larges fonctionnant \u00e0 des vitesses sup\u00e9rieures \u00e0 17 Gbps. Tester des r\u00e9cepteurs num\u00e9riques avec un tel nombre de canaux et \u00e0 de tels d\u00e9bits de donn\u00e9es repr\u00e9sente un v\u00e9ritable d\u00e9fi. Il faut pour cela un g\u00e9n\u00e9rateur de signaux capable de prendre en charge des dizaines de canaux, fonctionnant chacun \u00e0 une vitesse tr\u00e8s \u00e9lev\u00e9e et pr\u00e9sentant des exigences d\u2019adaptation de phase qui d\u00e9passent souvent celles des c\u00e2bles de test (fils) utilis\u00e9s pour les relier. La figure 1 illustre ce concept. <\/p>\n

 <\/p>\n

\"\"<\/p>\n

Figure 1 :<\/strong> la n\u00e9cessit\u00e9 de disposer d’un grand nombre de g\u00e9n\u00e9rateurs de motifs \u00e0 phase align\u00e9e.<\/p>\n

 <\/p>\n

D\u00e9tecteurs de motifs et d’erreurs \u00e0 tr\u00e8s haute vitesse avec d\u00e9calage d’horloge<\/h3>\n

De m\u00eame, pour valider les donn\u00e9es provenant des \u00e9metteurs des appareils et caract\u00e9riser leurs performances analogiques, un grand nombre de canaux est n\u00e9cessaire. Il s’agit l\u00e0 d’un obstacle majeur pour le secteur, qu’Introspect Technology a su surmonter gr\u00e2ce \u00e0 ses \u00e9quipements de test et de mesure. La figure 2 illustre ce concept. <\/p>\n

 <\/p>\n

\"\"<\/p>\n

Figure 2 :<\/strong> la n\u00e9cessit\u00e9 de disposer d’un grand nombre de d\u00e9tecteurs d’erreur d’horloge transmise \u00e0 phase align\u00e9e.<\/p>\n

<\/h3>\n

 <\/p>\n

Protocole de n\u00e9gociation de connexion tenant compte du protocole en temps r\u00e9el<\/h3>\n

Nous avons \u00e9voqu\u00e9 \u00e0 plusieurs reprises ci-dessus le niveau de sophistication qui caract\u00e9rise la conception des modules MR-DIMM et des serveurs qui les int\u00e8grent. Cette sophistication est r\u00e9gie par des protocoles tr\u00e8s d\u00e9taill\u00e9s, et ces protocoles doivent \u00eatre mis en \u0153uvre lors des tests. <\/p>\n

La solution technologique Introspect<\/h2>\n

Le SV7C-17<\/a> est un instrument de test et de mesure ATE-on-Bench novateur, sp\u00e9cialement con\u00e7u pour la DDR5 et d\u2019autres technologies d\u2019interface m\u00e9moire telles que la GDDR7. Il s\u2019agit du seul instrument au monde capable de faire fonctionner un bus DDR5 complet \u00e0 des d\u00e9bits de donn\u00e9es sup\u00e9rieurs \u00e0 17 Gbps, tout en effectuant des mesures param\u00e9triques et de rodage sur ce bus. Il est en outre pilot\u00e9 par Pinetree, l\u2019environnement de d\u00e9veloppement int\u00e9gr\u00e9 bas\u00e9 sur Python d\u2019Introspect. Gr\u00e2ce au SV7C-17, les ing\u00e9nieurs peuvent tester et valider les interfaces des contr\u00f4leurs de m\u00e9moire, les interfaces de composants telles que celles que l\u2019on trouve sur les dispositifs MRCD et MDB, ainsi que des modules MR-DIMM complets. <\/p>\n

Envoyez-nous un e-mail \u00e0 l’adresse info@introspect.ca<\/a> et renseignez-vous d\u00e8s maintenant sur le SV7C-17 !<\/p>\n

 <\/p>\n","protected":false},"excerpt":{"rendered":"

Avec l\u2019augmentation rapide du nombre de c\u0153urs au sein des processeurs graphiques (GPU) et des processeurs centraux (CPU), il devient de plus en plus<\/p>\n","protected":false},"author":9,"featured_media":7385,"menu_order":0,"template":"","meta":{"_acf_changed":false,"inline_featured_image":false,"_uf_show_specific_survey":0,"_uf_disable_surveys":false,"footnotes":""},"class_list":["post-13051","blogposts","type-blogposts","status-publish","has-post-thumbnail","hentry","blog_topics-perspectives-techniques","blog_tags-ddr5","blog_tags-dram","blog_tags-mr-dimm"],"acf":[],"aioseo_notices":[],"_links":{"self":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13051","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts"}],"about":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/types\/blogposts"}],"author":[{"embeddable":true,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/users\/9"}],"version-history":[{"count":1,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13051\/revisions"}],"predecessor-version":[{"id":13052,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13051\/revisions\/13052"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/media\/7385"}],"wp:attachment":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/media?parent=13051"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}