{"id":13038,"date":"2024-03-25T15:08:34","date_gmt":"2024-03-25T15:08:34","guid":{"rendered":"https:\/\/introspect.ca\/blog\/three-differences-between-gddr7-and-gddr6-that-only-an-engineer-will-appreciate\/"},"modified":"2026-06-28T01:57:33","modified_gmt":"2026-06-28T01:57:33","slug":"three-differences-between-gddr7-and-gddr6-that-only-an-engineer-will-appreciate","status":"publish","type":"blogposts","link":"https:\/\/introspect.ca\/fr\/blog\/three-differences-between-gddr7-and-gddr6-that-only-an-engineer-will-appreciate\/","title":{"rendered":"Trois diff\u00e9rences entre la GDDR7 et la GDDR6 que seuls les ing\u00e9nieurs sauront appr\u00e9cier !"},"content":{"rendered":"

L’Alliance JEDEC<\/a> vient de publier la derni\u00e8re sp\u00e9cification relative \u00e0 la m\u00e9moire graphique, \u00e0 savoir la norme Graphics Double Data Rate 7 SGRAM (GDDR7) \u2013 JESD239<\/a>. Nous ne pourrions \u00eatre plus enthousiastes \u00e0 l\u2019\u00e9gard de cette nouvelle norme, car elle int\u00e8gre plusieurs innovations et avanc\u00e9es technologiques majeures. Ces avanc\u00e9es posent naturellement des d\u00e9fis de test qui semblent insurmontables, et c\u2019est pr\u00e9cis\u00e9ment pour cela qu\u2019Introspect Technology<\/a> existe. Nous sommes l\u00e0 pour aider le secteur \u00e0 surmonter des obstacles techniques de plus en plus importants. <\/span><\/p>\n

M\u00eame si l\u2019on s\u2019attend \u00e0 ce que la GDDR7 permette de disposer de m\u00e9moires plus rapides et de plus grande capacit\u00e9, cet article se concentre sur certains aspects techniques de cette norme. Il rend hommage aux ing\u00e9nieurs \u00e0 l\u2019origine de cette norme ainsi qu\u2019aux d\u00e9cennies de recherche qui ont permis de faire progresser la technologie des interfaces de m\u00e9moire graphique jusqu\u2019\u00e0 aujourd\u2019hui. C’est parti : voici les trois principales diff\u00e9rences entre la GDDR7 et la GDDR6 que seuls les ing\u00e9nieurs sauront appr\u00e9cier ! <\/span><\/p>\n

1. La transmission PAM3 et un d\u00e9bit binaire sup\u00e9rieur au d\u00e9bit en bauds<\/strong><\/h2>\n

Depuis l\u2019apparition des circuits num\u00e9riques, l\u2019architecture informatique repose sur une repr\u00e9sentation binaire des donn\u00e9es. Chaque fichier que vous ouvrez, chaque vid\u00e9o que vous regardez et chaque jeu auquel vous jouez est, en fin de compte, constitu\u00e9 d\u2019un immense flux de 1 et de 0 qui circule entre les composants de votre ordinateur ou de votre smartphone. De plus, sur le plan \u00e9lectronique, ces 1 et ces 0 ont traditionnellement \u00e9t\u00e9 repr\u00e9sent\u00e9s par des niveaux de tension : une tension \u00e9lev\u00e9e correspond \u00e0 un 1 et une tension faible \u00e0 un 0. En termes techniques, il s\u2019agit d\u2019une forme de codage appel\u00e9e modulation d\u2019amplitude d\u2019impulsion (PAM) et, depuis tr\u00e8s longtemps, les donn\u00e9es sont transmises sur des circuits \u00e9lectroniques \u00e0 l\u2019aide d\u2019un sch\u00e9ma de signalisation PAM \u00ab sans retour \u00e0 z\u00e9ro \u00bb (NRZ) ne comportant que deux<\/em> niveaux. <\/p>\n

Pour permettre une bande passante plus \u00e9lev\u00e9e, la GDDR7 s’appuie sur un autre sch\u00e9ma de codage appel\u00e9 PAM3, comme l’illustre la figure suivante.<\/p>\n

\"\"
Figure 1<\/strong>: Signalisation PAM3<\/figcaption><\/figure>\n

 <\/p>\n

Comme le montre la figure 1, il s\u2019agit l\u00e0 d\u2019un autre sch\u00e9ma de modulation d\u2019amplitude d\u2019impulsion (PAM) dans lequel le nombre de niveaux permettant de coder les donn\u00e9es est d\u00e9sormais de trois au lieu de deux. Autrement dit, chaque p\u00e9riode d\u2019horloge code d\u00e9sormais 2 bits de donn\u00e9es au lieu d\u2019un seul. L\u2019avantage d\u2019un sch\u00e9ma PAM comportant plus de deux niveaux r\u00e9side dans un d\u00e9bit accru pour une fr\u00e9quence d\u2019horloge donn\u00e9e. En d\u2019autres termes, une m\u00e9moire GDDR7 peut transmettre beaucoup plus de donn\u00e9es dans le m\u00eame laps de temps qu\u2019une m\u00e9moire GDDR6, sans pour autant devoir fonctionner \u00e0 une fr\u00e9quence d\u2019horloge plus \u00e9lev\u00e9e. <\/span><\/p>\n

Mais la signalisation PAM3 n’est pas la seule innovation apport\u00e9e par la GDDR7. Plus pr\u00e9cis\u00e9ment, si nous avions r\u00e9ellement souhait\u00e9 transmettre deux fois plus de donn\u00e9es pour une p\u00e9riode d’horloge donn\u00e9e, nous aurions pu recourir \u00e0 un sch\u00e9ma PAM4. Dans un tel sch\u00e9ma, au moins, chaque niveau de tension coderait exactement deux bits, comme le montre la figure ci-dessous. <\/span><\/p>\n

 <\/p>\n

\"\"
Figure 2 :<\/strong> Signalisation PAM4<\/figcaption><\/figure>\n

 <\/p>\n

En observant simplement le graphique, on remarque deux choses : un nombre beaucoup plus important de transitions entre les niveaux de tension et un \u00e9cart de tension plus faible entre ces niveaux. Ces deux ph\u00e9nom\u00e8nes augmentent le risque d\u2019erreurs de bits lors de la transmission de donn\u00e9es vers et depuis la m\u00e9moire. C\u2019est pourquoi la GDDR7 s\u2019en tient exclusivement \u00e0 un sch\u00e9ma de codage PAM3 ; de plus, la norme utilise une conception \u00ab en rafales \u00bb ing\u00e9nieuse ainsi qu\u2019un codage de symboles astucieux pour obtenir une v\u00e9ritable am\u00e9lioration de la bande passante par deux. Certaines de ces techniques sont trop avanc\u00e9es pour \u00eatre d\u00e9crites ici. Mais vous pouvez observer ces techniques en action en utilisant notre syst\u00e8me de test de m\u00e9moire GDDR7 M5512<\/a>. <\/span><\/p>\n

2. Moins de broches pour les bus de commande et d’adresse<\/strong><\/h2>\n

Le bus de commande et d’adresse (CA) constitue la liaison num\u00e9rique entre le processeur graphique (GPU) et la m\u00e9moire GDDR. Le GPU envoie des commandes de lecture et d’\u00e9criture \u00e0 la m\u00e9moire via le bus CA, ainsi que les coordonn\u00e9es (adresse) permettant de r\u00e9cup\u00e9rer ou de stocker des donn\u00e9es. Il joue donc un r\u00f4le essentiel dans le fonctionnement d’une m\u00e9moire GDDR. <\/span><\/p>\n

Avec le passage de la GDDR6 \u00e0 la GDDR7, le nombre de broches du bus CA a \u00e9t\u00e9 consid\u00e9rablement r\u00e9duit ! Cela signifie que, pour une taille de bo\u00eetier pratiquement identique, il est possible d’int\u00e9grer davantage de canaux de m\u00e9moire ind\u00e9pendants. Cela offre une plus grande flexibilit\u00e9 dans l’utilisation des m\u00e9moires GDDR7. <\/span><\/p>\n

 <\/p>\n

\"\"
Figure 3 :<\/strong> Module GDDR6 \u00e0 deux canaux de m\u00e9moire (\u00e0 gauche) et module GDDR7 \u00e0 quatre canaux de m\u00e9moire (\u00e0 droite)<\/figcaption><\/figure>\n

 <\/p>\n

La figure 3 n’est qu’une illustration simplifi\u00e9e : veuillez toujours vous r\u00e9f\u00e9rer au sch\u00e9ma de brochage exact de votre dispositif avant de concevoir votre mat\u00e9riel. Mais comme vous pouvez le constater clairement, la norme GDDR7 permet une miniaturisation accrue dans le secteur en regroupant quatre canaux de m\u00e9moire dans un seul bo\u00eetier, au lieu de deux seulement. <\/span><\/p>\n

3. Nouveaux modes d’entra\u00eenement en lecture\/\u00e9criture<\/strong><\/h2>\n

Enfin, dans les interfaces DDR, LPDDR et GDDR, la phase d’apprentissage est une \u00e9tape cruciale pour assurer le bon fonctionnement de la m\u00e9moire. Sans cette phase d’apprentissage, le GPU ou le CPU recevrait des donn\u00e9es erron\u00e9es de la m\u00e9moire en raison des contraintes li\u00e9es au trac\u00e9 des pistes du circuit imprim\u00e9 ou des variations environnementales (par exemple, la temp\u00e9rature). Dans la norme GDDR7, l\u2019Alliance JEDEC a introduit un certain nombre de nouveaux algorithmes de conditionnement en lecture et en \u00e9criture. Ceux-ci sont con\u00e7us pour rendre l\u2019\u00e9tape de conditionnement un peu plus efficace et plus rapide. Pour plus de d\u00e9tails, veuillez consulter la sp\u00e9cification JESD239. <\/span><\/p>\n

Nous sommes impatients de d\u00e9couvrir comment la GDDR7 va acc\u00e9l\u00e9rer l’IA et les technologies de nouvelle g\u00e9n\u00e9ration. L’avenir est sans limites et nous sommes l\u00e0, pr\u00eats \u00e0 tester chaque \u00e9tape. Vous \u00eates confront\u00e9 aux derni\u00e8res interfaces li\u00e9es \u00e0 la m\u00e9moire et avez besoin d’une solution de test ? Faites appel \u00e0 nous. Partagez vos plus grands d\u00e9fis en mati\u00e8re de test \u00e0 l’adresse <\/span>info@introspect.ca<\/span><\/a>.<\/span><\/p>\n","protected":false},"excerpt":{"rendered":"

L’Alliance JEDEC vient de publier la derni\u00e8re sp\u00e9cification relative \u00e0 la m\u00e9moire graphique, \u00e0 savoir la norme Graphics Double Data Rate 7 SGRAM (GDDR7)<\/p>\n","protected":false},"author":19,"featured_media":8147,"menu_order":0,"template":"","meta":{"_acf_changed":false,"inline_featured_image":false,"_uf_show_specific_survey":0,"_uf_disable_surveys":false,"footnotes":""},"class_list":["post-13038","blogposts","type-blogposts","status-publish","has-post-thumbnail","hentry","blog_topics-perspectives-techniques","blog_tags-ddr","blog_tags-memory-interface","blog_tags-gddr6","blog_tags-gddr7"],"acf":[],"aioseo_notices":[],"_links":{"self":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13038","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts"}],"about":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/types\/blogposts"}],"author":[{"embeddable":true,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/users\/19"}],"version-history":[{"count":1,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13038\/revisions"}],"predecessor-version":[{"id":13039,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/blogposts\/13038\/revisions\/13039"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/media\/8147"}],"wp:attachment":[{"href":"https:\/\/introspect.ca\/fr\/wp-json\/wp\/v2\/media?parent=13038"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}