{"id":13033,"date":"2024-04-18T18:04:22","date_gmt":"2024-04-18T18:04:22","guid":{"rendered":"https:\/\/introspect.ca\/blog\/how-testing-the-memory-phy-is-changing-and-how-introspect-can-help\/"},"modified":"2026-06-28T01:55:58","modified_gmt":"2026-06-28T01:55:58","slug":"how-testing-the-memory-phy-is-changing-and-how-introspect-can-help","status":"publish","type":"blogposts","link":"https:\/\/introspect.ca\/fr\/blog\/how-testing-the-memory-phy-is-changing-and-how-introspect-can-help\/","title":{"rendered":"Comment \u00e9voluent les tests du PHY m\u00e9moire et comment Introspect peut vous aider"},"content":{"rendered":"

Qu’il s’agisse de DDR, de LPDDR ou de GDDR, la question des tests du PHY m\u00e9moire et du contr\u00f4leur m\u00e9moire suscite depuis peu un int\u00e9r\u00eat consid\u00e9rable au sein du secteur. En effet, alors que les sp\u00e9cifications JEDEC<\/a> se concentrent g\u00e9n\u00e9ralement uniquement sur les caract\u00e9ristiques des dispositifs de m\u00e9moire, les performances de l\u2019ensemble du syst\u00e8me de m\u00e9moire d\u00e9pendent fondamentalement de l\u2019efficacit\u00e9 avec laquelle le contr\u00f4leur et son PHY de m\u00e9moire fonctionnent. Cela est particuli\u00e8rement vrai pour les impl\u00e9mentations de derni\u00e8re g\u00e9n\u00e9ration qui commencent \u00e0 atteindre des d\u00e9bits de transfert pouvant aller jusqu\u2019\u00e0 28 Gbps. \u00c0 ces d\u00e9bits, les fabricants de contr\u00f4leurs de m\u00e9moire et de circuits PHY de m\u00e9moire sont confront\u00e9s \u00e0 des exigences de mesure de type SerDes sans disposer d\u2019un ensemble fiable d\u2019outils de test et de mesure. <\/p>\n

Introspect Technology a d\u00e9velopp\u00e9 une gamme d’outils d\u00e9di\u00e9s aux tests DDR, LPDDR et GDDR, qui constituent la solution id\u00e9ale pour r\u00e9soudre ce casse-t\u00eate du secteur ! Poursuivez votre lecture pour en savoir plus sur ces d\u00e9fis et sur les solutions propos\u00e9es par Introspect. <\/p>\n

L’architecture du circuit PHY de m\u00e9moire<\/h2>\n

La figure 1 pr\u00e9sente une architecture PHY de m\u00e9moire g\u00e9n\u00e9rique. Comme mentionn\u00e9 ci-dessus, bien que les d\u00e9tails sp\u00e9cifiques de la mise en \u0153uvre diff\u00e8rent l\u00e9g\u00e8rement d’une variante d’interface m\u00e9moire \u00e0 l’autre (DDR, LPDDR et GDDR), il existe un d\u00e9nominateur commun, comme le montre la figure 1. \u00c0 savoir : <\/p>\n